order_bg

Tuotteet

XCF128XFTG64C kapselointi BGA64 XL -suurtiheyksiset konfigurointi- ja tallennuslaitteet

Lyhyt kuvaus:


Tuotetiedot

Tuotetunnisteet

Tuoteominaisuudet

TYYPPI KUVAUS
Kategoria Integroidut piirit (ICs)

Muisti

Configuration Proms FPGA:lle

Mfr AMD Xilinx
Sarja -
Paketti Tarjotin
Tuotteen tila Vanhentunut
Ohjelmoitava tyyppi Järjestelmässä ohjelmoitava
Muistin koko 128 Mb
Jännite – Syöttö 1,7V ~ 2V
Käyttölämpötila -40 °C - 85 °C
Asennustyyppi Pinta-asennus
Paketti / kotelo 64-TBGA
Toimittajan laitepaketti 64-FTBGA (10×13)
Perustuotenumero XCF128

Asiakirjat & Media

RESURSSIN TYYPPI LINKKI
Tietolomakkeet XCF128XFT(G)64C Datasheet
Ympäristötiedot Xilinx RoHS -sertifikaatti

Xilinx REACH211 -sertifikaatti

PCN:n vanhentuminen/ EOL Useita laitteita 1.6.2015

Multi Device EOL Rev3 9/toukokuu 2016

Elämän loppu 10.1.2022

PCN-osan tilan muutos Osat aktivoitu uudelleen 25/4/2016
HTML Datasheet XCF128XFT(G)64C Datasheet

Ympäristö- ja vientiluokitukset

ATTRIBUUTI KUVAUS
RoHS-tila ROHS3-yhteensopiva
Kosteusherkkyystaso (MSL) 3 (168 tuntia)
REACH-tila REACH Ei vaikuta
ECCN 3A991B1A
HTSUS 8542.32.0071

Xilinx esittelee XC18V00-sarjan järjestelmän sisällä ohjelmoitavia konfigurointipromeja (kuva 1).Tämän 3,3 V:n perheeseen kuuluvat laitteet sisältävät 4 megabitin, 2 megabitin, 1 megabitin ja 512 kilobitin PROM:n, jotka tarjoavat helppokäyttöisen ja kustannustehokkaan menetelmän Xilinx FPGA -konfiguraatiobittivirtojen uudelleenohjelmointiin ja tallentamiseen.

Kun FPGA on Master Serial -tilassa, se luo konfigurointikellon, joka ohjaa PROM:ää.Lyhyen pääsyajan kuluttua CE:n ja OE:n käyttöönotosta tiedot ovat saatavilla PROM DATA (D0) -nastassa, joka on kytketty FPGA DIN-nastaan.Uutta dataa on saatavilla lyhyen hakuajan jokaisen nousevan kellon reunan jälkeen.FPGA generoi sopivan määrän kellopulsseja konfiguroinnin suorittamiseksi loppuun.Kun FPGA on Slave Serial -tilassa, PROM ja FPGA kellotetaan ulkoisella kellolla.

Kun FPGA on Master Select MAP -tilassa, FPGA luo konfigurointikellon, joka ohjaa PROM:ää.Kun FPGA on Slave Parallel- tai Slave Select MAP -tilassa, ulkoinen oskillaattori luo konfigurointikellon, joka ohjaa PROM:ää ja FPGA:ta.Kun CE ja OE on otettu käyttöön, tiedot ovat saatavilla PROM:n DATA (D0-D7) -nastoissa.Uutta dataa on saatavilla lyhyen hakuajan jokaisen nousevan kellon reunan jälkeen.Tiedot kellotetaan FPGA:han CCLK:n seuraavalla nousevalla reunalla.Vapaasti käyvää oskillaattoria voidaan käyttää Slave Parallel- tai Slave Select MAP -moodissa.

Useita laitteita voidaan kaskadoida käyttämällä CEO-lähtöä ohjaamaan seuraavan laitteen CE-tuloa.Kaikkien tämän ketjun PROM:ien kellotulot ja DATA-lähdöt on kytketty toisiinsa.Kaikki laitteet ovat yhteensopivia ja ne voidaan yhdistää muihin perheenjäseniin tai XC17V00 kerta-ohjelmoitavaan sarja-PROM-perheeseen.

 


  • Edellinen:
  • Seuraava:

  • Kirjoita viestisi tähän ja lähetä se meille