(Uusi ja alkuperäinen) Varastossa 3S200A-4FTG256C IC Chip XC3S200A-4FTG256C

Tuoteominaisuudet

 Kenttäohjelmoitava porttiryhmä

 Akentällä ohjelmoitava porttiryhmä(FPGA) onintegroitu virtapiirisuunniteltu asiakkaan tai suunnittelijan konfiguroitavaksi valmistuksen jälkeen – tästä myös termikenttäohjelmoitava.FPGA-kokoonpano määritetään yleensä käyttämällä alaitteiston kuvauskieli(HDL), joka on samanlainen kuin mitä käytetään ansovelluskohtainen integroitu piiri(ASIC).PiirikaaviotKäytettiin aiemmin määrittämään kokoonpanoa, mutta tämä on yhä harvinaisempaaelektronisen suunnittelun automaatiotyökaluja.

FPGA:t sisältävät joukonohjelmoitava logiikkalohkojaja uudelleenkonfiguroitavien yhteenliitäntöjen hierarkia, joka mahdollistaa lohkojen kytkemisen yhteen.Logiikkalohkot voidaan konfiguroida suorittamaan monimutkaisiayhdistelmätoiminnottai toimi näin yksinkertaisestilogiikka portitKutenJAjaXOR.Useimmissa FPGA:issa logiikkalohkot sisältävät myösmuistin elementtejä, joka voi olla yksinkertainensandaalittai useampia täydellisiä muistilohkoja.^[1]Monet FPGA:t voidaan ohjelmoida uudelleen toteuttamaan erilaisialogiikkafunktiot, mikä mahdollistaa joustavanuudelleenkonfiguroitava laskentakuten suoritetaan vuonnatietokoneohjelmisto.

FPGA:lla on merkittävä rooliupotettu järjestelmäkehittämiseen, koska ne pystyvät käynnistämään järjestelmäohjelmistokehityksen samanaikaisesti laitteiston kanssa, mahdollistamaan järjestelmän suorituskykysimulaatiot jo hyvin varhaisessa kehitysvaiheessa sekä mahdollistamaan erilaisia ​​järjestelmäkokeita ja suunnitteluiteraatioita ennen järjestelmäarkkitehtuurin viimeistelyä.^[2]

Historia[muokata]

FPGA-teollisuus syntyiohjelmoitava lukumuisti(PROM) jaohjelmoitavat logiikkalaitteet(PLD:t).PROM:t ja PLD:t olivat molemmat mahdollisia ohjelmoida erissä tehtaalla tai kentällä (kentällä ohjelmoitavissa).^[3]

Alteraperustettiin vuonna 1983, ja se toimitti alan ensimmäisen uudelleenohjelmoitavan logiikkalaitteen vuonna 1984 – EP300:n – jonka pakkauksessa oli kvartsi-ikkuna, jonka avulla käyttäjät voivat loistaa suulakkeeseen ultraviolettilamppua pyyhkiäkseenEPROMsolut, joissa oli laitteen kokoonpano.^[4]

Xilinxtuotti ensimmäisen kaupallisesti kannattavan kenttäohjelmoitavanporttiryhmävuonna 1985^[3]– XC2064.^[5]XC2064:ssä oli ohjelmoitavat portit ja ohjelmoitavat porttien väliset liitännät, uuden tekniikan ja markkinoiden alku.^[6]XC2064:ssä oli 64 konfiguroitavaa logiikkalohkoa (CLB) kahdella kolmituloisellahakutaulukot(LUT:t).^[7]

Vuonna 1987,Naval Surface Warfare Centerrahoitti Steve Casselmanin ehdottaman kokeen tietokoneen kehittämiseksi, joka toteuttaisi 600 000 uudelleenohjelmoitavaa porttia.Casselman menestyi ja järjestelmään liittyvä patentti myönnettiin vuonna 1992.^[3]

Altera ja Xilinx jatkoivat kiistatta ja kasvoivat nopeasti vuodesta 1985 1990-luvun puoliväliin, kun kilpailijoita syntyi, mikä heikensi merkittävän osan markkinaosuudestaan.Vuoteen 1993 mennessä Actel (nytMicrosemi) palveli noin 18 prosenttia markkinoista.^[6]

1990-luku oli FPGA:n nopean kasvun aikaa sekä piirien kehittyneisyyden että tuotannon määrän osalta.1990-luvun alussa FPGA:ita käytettiin pääasiassatietoliikennejaverkottumista.Vuosikymmenen loppuun mennessä FPGA:t löysivät tiensä kuluttaja-, auto- ja teollisuussovelluksiin.^[8]

Vuoteen 2013 mennessä Altera (31 prosenttia), Actel (10 prosenttia) ja Xilinx (36 prosenttia) edustivat yhteensä noin 77 prosenttia FPGA-markkinoista.^[9]

Microsoftin kaltaiset yritykset ovat alkaneet käyttää FPGA:ta nopeuttaakseen tehokkaita, laskentaintensiivisiä järjestelmiä (kutendatakeskuksetjotka käyttävät niitäBing hakukone), vuoksiteho per wattiFPGA:t tarjoavat etuja.^[10]Microsoft alkoi käyttää FPGA:takiihdyttääBing vuonna 2014 ja vuonna 2018 alkoi ottaa FPGA:ita käyttöön muissa palvelinkeskusten työkuormissa.Taivaansininen pilvilaskentaalusta.^[11]

Seuraavat aikajanat osoittavat edistymistä FPGA-suunnittelun eri näkökohdissa:

Portit

• 1987: 9000 porttia, Xilinx^[6]
• 1992: 600 000, Naval Surface Warfare Department^[3]
• 2000-luvun alku: miljoonia^[8]
• 2013: 50 miljoonaa, Xilinx^[12]

Markkinoiden koko

• 1985: Ensimmäinen kaupallinen FPGA: Xilinx XC2064^[5][6]
• 1987: 14 miljoonaa dollaria^[6]
• c.1993: > 385 miljoonaa dollaria^{[6][epäonnistunut vahvistus]}
• 2005: 1,9 miljardia dollaria^[13]
• Vuoden 2010 arviot: 2,75 miljardia dollaria^[13]
• 2013: 5,4 miljardia dollaria^[14]
• 2020 arvio: 9,8 miljardia dollaria^[14]

Suunnittelu alkaa

Asuunnittelun aloituson uusi mukautettu suunnittelu FPGA:lle toteutettaviksi.

• 2005: 80 000^[15]
• 2008: 90 000^[16]

Design[muokata]

Nykyaikaisilla FPGA:illa on suuret resurssitlogiikka portitja RAM-lohkot monimutkaisten digitaalisten laskelmien toteuttamiseksi.Koska FPGA-mallit käyttävät erittäin nopeita I/O-nopeuksia ja kaksisuuntaista dataalinja-autot, kelvollisten tietojen oikea ajoitus asennus- ja pitoajan sisällä on haaste.

Pohjasuunnittelumahdollistaa resurssien allokoinnin FPGA:n sisällä näiden aikarajoitusten täyttämiseksi.FPGA:ita voidaan käyttää minkä tahansa loogisen funktion toteuttamiseenASICvoi suorittaa.Mahdollisuus päivittää toimintoja toimituksen jälkeen,osittainen uudelleenkonfigurointiosasta suunnittelua^[17]ja alhaiset kertaluonteiset suunnittelukustannukset ASIC-suunnitteluun verrattuna (huolimatta yleisesti korkeammista yksikkökustannuksista) tarjoavat etuja moniin sovelluksiin.^[1]

Joissakin FPGA:issa on digitaalisten toimintojen lisäksi analogisia ominaisuuksia.Yleisin analoginen ominaisuus on ohjelmoitavamurtonopeusjokaisessa lähtönastassa, jolloin suunnittelija voi asettaa alhaiset nopeudet kevyesti kuormitetuille nastille, jotka muutoin tekisivätrengastaipariei voida hyväksyä, ja asettaa korkeampia nopeuksia raskaasti kuormitetuille nasteille nopeilla kanavilla, jotka muuten toimisivat liian hitaasti.^[18][19]Yleisiä ovat myös kvartsi-kristallioskillaattorit, sirulla olevat vastus-kapasitanssioskillaattorit javaihelukitut silmukatupotetun kanssajänniteohjatut oskillaattoritkäytetään kellojen generointiin ja hallintaan sekä nopeiden serializer-deserializer (SERDES) lähetyskellojen ja vastaanottimen kellon palautukseen.Melko yleiset ovat erilaisiavertailijattulonastoissa, jotka on suunniteltu kytkettäväksidifferentiaalinen signalointikanavia.Muutama "sekoitettu signaaliFPGA:ssa on integroitu oheislaiteanalogia-digitaalimuuntimet(ADC:t) jadigitaali-analogiamuuntimet(DAC) analogisilla signaalinkäsittelylohkoilla, jotka mahdollistavat niiden toiminnan ajärjestelmä sirulla(SoC).^[20]Tällaiset laitteet hämärtävät FPGA:n välistä rajaa, joka kuljettaa digitaalisia ykkösiä ja nollia sisäisessä ohjelmoitavassa liitäntäkankaassaan.kenttäohjelmoitava analoginen ryhmä(FPAA), joka kuljettaa analogisia arvoja sisäisessä ohjelmoitavassa liitäntäkankaassa.

Logiikkalohkot[muokata]

Pääartikkeli:Logiikka lohko

Yksinkertaistettu esimerkkikuva logiikkasolusta (LUT –Hakutaulukkoon, FA -Täysi lisäys, DFF –D-tyyppinen varvastossu)

Yleisin FPGA-arkkitehtuuri koostuu joukostalogiikkalohkoja(kutsutaan konfiguroitaviksi logiikkalohkoiksi, CLB:iksi tai logiikkataulukoiksi, LABiksi, toimittajasta riippuen),I/O-tyynytja reitityskanavat.^[1]Yleensä kaikilla reitityskanavilla on sama leveys (johtimien lukumäärä).Useita I/O-tyynyjä voi mahtua yhden rivin korkeuteen tai yhden sarakkeen leveyteen taulukossa.

”Sovelluspiiri on kartoitettava FPGA:ksi, jolla on riittävät resurssit.Vaikka tarvittavien CLB:iden/LAB:ien ja I/O:iden määrä on helposti määritettävissä suunnittelusta, tarvittavien reititysraitojen määrä voi vaihdella huomattavasti jopa saman logiikan suunnitelmien välillä.(Esimerkiksi apoikkipalkki kytkinvaatii paljon enemmän reititystä kuin asystolinen matriisisamalla porttimäärällä.Koska käyttämättömät reititysradat lisäävät osan kustannuksia (ja heikentävät suorituskykyä) tuottamatta mitään hyötyä, FPGA-valmistajat yrittävät tarjota juuri tarpeeksi raitoja, jotta useimmat mallit, jotka sopivathakutaulukot(LUT) ja I/O:t voivat ollareititetty.Tämä määräytyy esimerkiksi arvioiden perusteellaVuokran sääntötai kokeilemalla olemassa olevia malleja."^[21]Vuodesta 2018 lähtienverkko-sirullareititys- ja yhteenliittämisarkkitehtuureja kehitetään.^{[viite Tarvitaan]}

Yleensä logiikkalohko koostuu muutamasta loogisesta solusta (kutsutaan ALM, LE, slice jne.).Tyypillinen solu koostuu 4-tuloisesta LUT:sta, atäysi summain(FA) ja aD-tyyppinen varvastossu.Nämä voidaan jakaa kahteen 3-tuloiseen LUT:iin.Sisäännormaalitilane yhdistetään 4-tuloiseksi LUT:ksi ensimmäisen kauttamultiplekseri(mux).Sisäänaritmeettinen-tilassa, niiden lähdöt syötetään summaimeen.Tilan valinta ohjelmoidaan toiseen muxiin.Tulos voi olla jokosynkroninentaiasynkroninen, riippuen kolmannen muxin ohjelmoinnista.Käytännössä summaimen koko tai osat ovattallennetaan funktioinaLUT:iin säästääkseentilaa.^[22][23][24]

Kovat lohkot[muokata]

Nykyaikaiset FPGA-perheet laajentavat edellä mainittuja ominaisuuksia sisältäen korkeamman tason toimintoja, jotka on kiinnitetty piihin.Näiden yleisten toimintojen sisällyttäminen piiriin vähentää vaadittua pinta-alaa ja antaa näille funktioille suuremman nopeuden verrattuna niiden rakentamiseen loogisista primitiivistä.Esimerkkejä näistä ovat mmkertoimet, yleinenDSP-lohkot,sulautetut prosessorit, nopea I/O-logiikka ja sulautettumuistoja.

Huippuluokan FPGA:t voivat sisältää suuria nopeuksiamonen gigabitin lähetin-vastaanottimetjakovat IP-ytimetkutenprosessoriytimet,Ethernet keskikokoiset kulunvalvontayksiköt,PCI/PCI Expressohjaimet ja ulkoiset muistiohjaimet.Nämä ytimet ovat olemassa ohjelmoitavan kankaan rinnalla, mutta ne on rakennettu siitätransistoritLUT:ien sijaan, joten niillä on ASIC-tasoesitysjatehon kulutuskuluttamatta merkittävää määrää kangasresursseja, jolloin enemmän kangasta jää vapaaksi sovelluskohtaiselle logiikalle.Monen gigabitin lähetin-vastaanottimet sisältävät myös tehokkaat analogiset tulo- ja lähtöpiirit sekä nopeita sarjoittajia ja deserialisoijia, komponentteja, joita ei voida rakentaa LUT:ista.Korkeamman tason fyysisen kerroksen (PHY) toiminnallisuus, kutenrivikoodausvoidaan toteuttaa serialisoijien ja deserialisoijien rinnalla kovassa logiikassa tai ei, FPGA:sta riippuen.