Uudet alkuperäiset XC18V04VQG44C Spot Stock FPGA-kenttäohjelmoitavat porttitaulukon logiikkapiirin integroidut piirit

Tuoteominaisuudet

Asiakirjat & Media

Ympäristö- ja vientiluokitukset

Lisäresurssit

Xilinx-muisti – Configuration Proms FPGA:lle

Xilinx esittelee XC18V00-sarjan järjestelmän sisällä ohjelmoitavia konfigurointipromeja (kuva 1).Tämän 3,3 V:n perheeseen kuuluvat laitteet sisältävät 4 megabitin, 2 megabitin, 1 megabitin ja 512 kilobitin PROM:n, jotka tarjoavat helppokäyttöisen ja kustannustehokkaan menetelmän Xilinx FPGA -konfiguraatiobittivirtojen uudelleenohjelmointiin ja tallentamiseen.

Kun FPGA on Master Serial -tilassa, se luo konfigurointikellon, joka ohjaa PROM:ää.Lyhyen pääsyajan kuluttua CE:n ja OE:n käyttöönotosta tiedot ovat saatavilla PROM DATA (D0) -nastassa, joka on kytketty FPGA DIN-nastaan.Uutta dataa on saatavilla lyhyen hakuajan jokaisen nousevan kellon reunan jälkeen.FPGA generoi sopivan määrän kellopulsseja konfiguroinnin suorittamiseksi loppuun.Kun FPGA on Slave Serial -tilassa, PROM ja FPGA kellotetaan ulkoisella kellolla.

Kun FPGA on Master Select MAP -tilassa, FPGA luo konfigurointikellon, joka ohjaa PROM:ää.Kun FPGA on Slave Parallel- tai Slave Select MAP -tilassa, ulkoinen oskillaattori luo konfigurointikellon, joka ohjaa PROM:ää ja FPGA:ta.Kun CE ja OE on otettu käyttöön, tiedot ovat saatavilla PROM:n DATA (D0-D7) -nastoissa.Uutta dataa on saatavilla lyhyen hakuajan jokaisen nousevan kellon reunan jälkeen.Tiedot kellotetaan FPGA:han CCLK:n seuraavalla nousevalla reunalla.Vapaasti käyvää oskillaattoria voidaan käyttää Slave Parallel- tai Slave Select MAP -moodissa.

Useita laitteita voidaan kaskadoida käyttämällä CEO-lähtöä ohjaamaan seuraavan laitteen CE-tuloa.Kaikkien tämän ketjun PROM:ien kellotulot ja DATA-lähdöt on kytketty toisiinsa.Kaikki laitteet ovat yhteensopivia ja ne voidaan yhdistää muihin perheenjäseniin tai XC17V00 kerta-ohjelmoitavaan sarja-PROM-perheeseen.