order_bg

Tuotteet

Integroitu piiri IC-sirut yhdestä paikasta osta EPM240T100C5N IC CPLD 192MC 4.7NS 100TQFP

Lyhyt kuvaus:


Tuotetiedot

Tuotetunnisteet

Tuoteominaisuudet

TYYPPI KUVAUS
Kategoria Integroidut piirit (ICs)  Upotettu  CPLD:t (Complex Programmable Logic Devices)
Mfr Intel
Sarja MAX® II
Paketti Tarjotin
Vakiopaketti 90
Tuotteen tila Aktiivinen
Ohjelmoitava tyyppi Järjestelmässä ohjelmoitava
Viiveaika tpd(1) Max 4,7 ns
Jännitesyöttö – sisäinen 2,5V, 3,3V
Logiikkaelementtien/lohkojen määrä 240
Makrosolujen määrä 192
I/O:n määrä 80
Käyttölämpötila 0°C ~ 85°C (TJ)
Asennustyyppi Pinta-asennus
Paketti / kotelo 100-TQFP
Toimittajan laitepaketti 100-TQFP (14×14)
Perustuotenumero EPM240

Kustannukset ovat olleet yksi suurimmista ongelmista 3D-pakatuissa siruissa, ja Foveros on ensimmäinen kerta, kun Intel valmistaa niitä suuria määriä johtavan pakkausteknologiansa ansiosta.Intel kuitenkin sanoo, että 3D Foveros -paketeissa valmistetut sirut ovat erittäin hintakilpailukykyisiä vakiosirumallien kanssa – ja joissain tapauksissa jopa halvempia.

Intel on suunnitellut Foveros-sirun mahdollisimman edulliseksi ja silti täyttävän yhtiön asetetut suorituskykytavoitteet – se on Meteor Lake -paketin halvin siru.Intel ei ole vielä jakanut Foveros-yhdyskytkentä-/peruslevyn nopeutta, mutta on sanonut, että komponentit voivat toimia muutaman GHz:n taajuudella passiivisessa kokoonpanossa (väite, joka viittaa välikerroksen aktiivisen version olemassaoloon, Intel on jo kehittämässä ).Näin ollen Foveros ei vaadi suunnittelijaa tinkimään kaistanleveyden tai latenssin rajoituksista.

Intel odottaa myös suunnittelun skaalautuvan hyvin sekä suorituskyvyn että kustannusten suhteen, mikä tarkoittaa, että se voi tarjota erikoistuneita malleja muille markkinasegmenteille tai muunnelmia korkean suorituskyvyn versiosta.

Kehittyneiden solmujen hinta transistoria kohti kasvaa eksponentiaalisesti, kun piisiruprosessit lähestyvät rajojaan.Uusien IP-moduulien (kuten I/O-liitäntöjen) suunnittelu pienempiin solmuihin ei tuota paljoa tuottoa sijoitukselle.Siksi ei-kriittisten ruutujen/sirujen uudelleenkäyttö "riittävän hyvissä" olemassa olevissa solmuissa voi säästää aikaa, kustannuksia ja kehitysresursseja, puhumattakaan testausprosessin yksinkertaistamisesta.

Yksittäisten sirujen osalta Intelin on testattava eri siruelementtejä, kuten muistia tai PCIe-liitäntöjä, peräkkäin, mikä voi olla aikaa vievä prosessi.Sen sijaan siruvalmistajat voivat testata pieniä siruja samanaikaisesti säästääkseen aikaa.kansilla on myös etua suunniteltaessa siruja tietyille TDP-alueille, koska suunnittelijat voivat räätälöidä erilaisia ​​pieniä siruja suunnittelutarpeidensa mukaan.

Useimmat näistä kohdista kuulostavat tutuilta, ja ne ovat kaikki samoja tekijöitä, jotka johtivat AMD:n piirisarjan tielle vuonna 2017. AMD ei ollut ensimmäinen, joka käytti piirisarjapohjaisia ​​malleja, mutta se oli ensimmäinen suuri valmistaja, joka käytti tätä suunnittelufilosofiaa massatuotantoon moderneja siruja, mikä Intel näyttää tulleen hieman myöhässä.Intelin ehdottama 3D-pakkaustekniikka on kuitenkin paljon monimutkaisempi kuin AMD:n orgaaninen välikerrospohjainen suunnittelu, jolla on sekä etuja että haittoja.

 图片1

Ero heijastuu lopulta valmiisiin siruihin, ja Intel sanoi, että uuden 3D-pinotun sirun Meteor Laken odotetaan olevan saatavilla vuonna 2023 ja Arrow Laken ja Lunar Laken vuonna 2024.

Intel sanoi myös, että Ponte Vecchio -supertietokonepiirin, jossa on yli 100 miljardia transistoria, odotetaan olevan Auroran, maailman nopeimman supertietokoneen, ytimessä.


  • Edellinen:
  • Seuraava:

  • Kirjoita viestisi tähän ja lähetä se meille